Fig. 26 Slot ISA
ISA-bus 8 poate oferi până la șase linii de cerere de întrerupere, ISA-16 - 11. Unele dintre ele pot „selecta“ dispozitivul sau placa de sistem magistrala PCI.
ISA-bus 8 permite până la trei canale DMA pe 8 biți. După autobuz 16 bit¬noy disponibile trei pe 16 biți și 8 biți pe un canal.
Toate aceste resurse de autobuz ar trebui să fie distribuite fără conflicte. Absența conflictelor implică punerea în aplicare a următoarelor condiții.
- Fiecare artist trebuie să gestioneze autobuz dispozitiv
- IRQx line sau dispozitiv desemnat trebuie să DRQx
menține la un nivel scăzut într-o stare pasivă și traduce într-un nivel ridicat pentru a activa solicitarea. Liniile neutilizate de cereri pentru administrarea dispozitivului nu are dreptul, acestea trebuie să fie deconectat sau conectat la un tampon care este în a treia stare electric. O linie de anchetă poate folosi doar un singur dispozitiv. Această absurditate (în termeni de TTL circuit) a fost realizat în primele PC-uri și cerințele de compatibilitate replicate până în prezent.
alocarea sarcinilor de resurse pentru adaptorul vechi rezolvate prin intermediul jumperii au fost apoi dispozitive configurabile programatic care sunt deplasate panouri configurabile automat PnP.
Numirea ISA și EISA sloturi de autobuz de contact prezentate în tabelul
Tabelul 11. Basic Connector 8 ISA-bus, ISA-16 și EISA
Semnalele de autobuz ISA sunt naturale către corporația de cipuri Intel periferice (în stilul familiei 8080). Set semnale ISA-8 este foarte simplu. Adresa software pentru celulele de memorie și spațiul de intrare-ieșire furnizează următoarele semnale:
- IOW # (IOWC #, # IOWR) - port de intrare.
- IOR # (# Iorc, IORD #) - Port Reading.
- SMEMW * (SMEMWR #, SMWTC #) - sistem de intrare
- SMEMR * (SMEMRD #, SMRDC #) - sistem de citire
Mai jos sunt listate semnalele referitoare la semnalele de cerere de întrerupere și acces direct la memorie canal.
- IRQ2 / 9, IRQ [3: 7] - cererile de întrerupere. pozitiv
semnal diferențial determină o cerere de întrerupere hardware. Pentru a identifica sursa de cel mai înalt nivel trebuie să fie depozitat înainte de confirmare procesor de întrerupere, ceea ce complică separare (partajare) întrerupe. Linia IRQ2 / 9 XT anvelopă provoacă un număr de întrerupere hardware 2, și AT - numărul 9.
- DRQ [1: 3] - solicită canale DMA pe 8 biți
- Däck [1: 3] # - cere confirmarea canalelor de 8 biți
- TS - terminator DMA ciclu contra.
Anvelopa are niște semnale electrice aeriene și de sincronizare, reset regenerare și memorie montat pe adaptoare.
- IOCHRDY (CHRDY, I / OCHRDY) - dispozitiv de pregătire
Nivel scăzut lungește ciclul curent (nu mai mult de 15 X).
- REFRESH * (REF #) - Memorie ciclu de regenerare (XT
- YUSNK # - de control canal, nivel scăzut cauzează NMI
CPU (sistem de afișare la rezoluție și în porturi 061h, 062h).
- RESET (RESDRV, RESETDRV) - semnal de hardware
reset (activ - ridicat).
- BCLK (clk) - autobuz de sincronizare cu o frecventa de aproximativ 8
MHz. PU nu se poate utiliza acest semnal, care lucrează numai cu înregistrare a semnalului de control și de citire.
- OSC - non-sincronizat cu frecvența de autobuz este 14.431818
MHz (folosind adaptorul de afișare vechi).
Pe lângă magistrala de semnal logic are contacte pentru distribuția energiei electrice +5, -5, și +12-12 V.
- IRQ [10:12], IRQ [14:15] - solicitări suplimentare
- DRQ [5: 7] - cere 16-biți canal DMA
- canale 16-biți interogare de confirmare - #: DÄCK [7 5]
- DRQO și Dacko * - cerere și confirmare a 8-biți
DMA canal, memorie eliberat de regenerare.
Următoarele semnale sunt asociate cu comutarea lungimea cuvântului de date.
acces la memorie de 16 biți.
Aceasta susține 16-biți acces la porturile.
Printre noile semnale de control sunt după cum urmează.
- MEMW # (MWTC #) - scrie în memorie în orice domeniu pentru a
- MEMR # (MDRC #) - memorie de citire în orice domeniu la 16
- OWS # (# SRDY, nows #, ENDXFR) - o scurtare a curentului
- MASTER * (MASTER # 16) - cererea de dispozitiv,
folosind un canal DMA pe 16 biți pentru controlul autobuzului. După primirea confirmării DÄCK [5: 7] Bus-Master se poate captura de autobuz.
- SMEMR #, # MEMR - în ciclul de citire a memoriei;
- SMEMW #, MEMW # - în scriere de memorie ciclu;
- # IOR - pentru a citi ciclul de port IO;
- IOW # - bucle prin portul de intrare-ieșire.
Fig. 27. Graficele de sincronizare pentru a citi sau scrie cicluri pe magistrala ISA
Tabelul 13. Semnale de stare cu adrese 8- și 16-biți pentru dispozitivul ISA
Durata nominală a ciclului este determinat de un cip și poate fi programat în BIOS Setup specificând numărul de cicluri de așteptare (așteptați state). În acest caz, cicluri de acces la memorie sunt în general mai scurte decât referirea la intrări-ieșiri cicluri de porturi. cifre transmite, de asemenea, semnale de control utilizate pentru a controla durata ciclului în cazul în care dispozitivul acceptă un transfer de 16 biți, se presupune că se poate lucra cu mai puține aștepta state. Acest lucru explică faptul că în BIOS Setup ori ciclu ISA sunt stabilite separat pentru ambele de memorie și de intrare-ieșire, precum și pentru operațiunile de 8- și 16-biți. De asemenea, durata ciclului, dispozitivele pot fi critice pentru timpul de recuperare (timpul de recuperare) - durata pasive de control de stat cicluri de citire-scriere între semnale. Acest parametru poate fi, de asemenea, programat în BIOS Setup, și, de asemenea separat pentru operațiunile de 8- și 16-biți.
Dispozitive (.. De exemplu octeti, chips-uri 8255, 8250, 8253, etc.) trebuie să fie conectat la liniile SD [7: 0] și atunci când este accesat nu generează IOCS16 * semnale sau MSC16 *. Nu există tampoane „oblice“ (perestanovschiki bytes) de pe carduri de interfață nu sunt necesare.
Lucruri utile? Partajați acest lucru:
Nu ati gasit ceea ce cautati? Google pentru a vă ajuta!
Pagina generata pentru: 0,011 sec.