Ajutor, vă rog!
Acum predau eu despre magistrala ISA și a găsit o mulțime de materiale de pe Internet, dar în fiecare articol care le scrie în mod diferit cu privire la numărul de linii priryvany și liniile DMA .in-un singur loc în 8-biți și șapte lor de 16 biți 11, DMA 7 și 15, și în altă parte scrie că întrerup 8 și 16 și DMA 4 și 8.
Sunt confuz. Poate cineva știe cât de mulți dintre ei cu adevărat?
Aș fi foarte recunoscător pentru pomosch.Spasibo
ISA - este una dintre specificațiile de autobuz, utilizate în calculatoare, care a fost principala interfață de autobuz de sistem.
ISA - magistrala este o specificație pentru IBM PC, rata maximă - 8,33 MHz. La momentul PC / XT a fost de 8 biți și 62 de contact. In zilele de PC / AT a fost îmbunătățită până la 16 biți și 98 de contacte.
ISA pot transmite unul sau doi octeți (8 biți) de date pentru fiecare ciclu de procesor, astfel, sec este transmis la PC / XT - 8.33 MB, și PC / AT - 16,66 MB.
Magistrala ISA nu numai că îndeplinește funcția de transmitere a datelor, dar, de asemenea, transmiterea de IRQ (vector de întrerupere) și semnalele DMA (acces direct de memorie - acces direct la memorie).
Margo Iată un alt pic de informații luate dintr-o sursă de încredere. Onoare. Situația poate fi clarificată.
Mulțumesc mult.
Am deschis Fail, dar kakieto ieroglify.Kak să-l citesc?
Adăugat după 4 minute:
Apropo, am uitat să spun o arhivă (zip arhivă), în primul rând Despachetează, și apoi deschideți fișierul text.
Tratează-te 0-15 - egal cu 16 IRQ
Pentru a nu încărca de fiecare dată când transferul de date de la procesorul la dispozitivul de memorie este utilizat DMA (Direct Memory Access - DMA). Transferul de date se realizează prin așa-numitele canale, care sunt numai șapte:
0 - este folosit pentru a regenera memoria în unele sisteme
1 - gratuit
2 - servește controlerul FDD
3 - gratuit (pe XT - controler de hard disk)
5 - gratuit
6 - gratuit
7 - gratuit
Ele nu pot fi luate în considerare: 0..7 == 8 DMA
Rețineți că canalele 0-3 - octetului și canalele 5-7 - hexazecimal.
CEO-
Ei bine făcut!
Dar am făcut-o în cele două tabele care au trimis Margo, nu înțeleg. În cazul în care există nimic despre IRQ?
acest lucru este probabil corect, dar eu nu înțeleg nimic.
Aceste tabele de anvelope diagrama 0.1. 8 biți, iar 2,16-bitnoy.eto nevoie pentru a calcula cât de multe IRQ si DMA.
Probabil astfel că poate fi explicat prin:
Tabelul nr 2:
B20-- ceas, adică acest lucru este același sistem de timer-ul (IRQ0)
A10 I / O Canal Ready - se pare IRQ1
Numărul total câte linii de întrerupere (a se vedea tabelul de două Margo):
D6 IRQ15
D7 IRQ14
. IRQ13
D5 IRQ12
D4 IRQ11
D3 IRQ10
. IRQ9
. IRQ8
B21 IRQ7
B22 IRQ6
B23 IRQ5
B24 IRQ4
B25 IRQ3
B4 IRQ2
A10 (?) IRQ1
B20 (?) IRQ0
Și din 16 IRQ
Este, de asemenea, luate în considerare, și DMA
La cheltuiala de 8 biți același lucru cu a mea.
întrerupe:
1) B20 ceas (poate că IRQ0)?
2) A10 I / O Canal Ready (poate că IRQ1)?
3) IRQ2 B4
4) IRQ3 B25
5) IRQ4 B24
6) IRQ5 B23
7) IRQ6 B22
8) IRQ7 B21
Total 8 avansat IRQ, kotoryyh a două cunoscute * exact unde sunt.
Acest lucru am găsit când nu am înțeles ce relația mezhdukontrollerom despre tastatură I / O CH RDY?
Semnalul I / O CH RDY (I / O Canal Ready - Pregătit de intrare / ieșire canal) este un semnal asincron produs de aparat pentru a fi accesate în autobuz. Dacă acest semnal este dezactivat, ciclul de acces este prelungită, deoarece acesta va fi adăugat în așteptare timp baruri interdicție. Când dispozitivul de setare de pe autobuz este unitatea centrală de procesare sau un consiliu extern, fiecare din durata ciclului de așteptare - perioada SYSCLK jumătate de frecvență (pentru ceas SYSCLK = 8 MHz, durata ciclurilor de așteptare - 62,5 ns). Dacă dispozitivul de setare pe autobuz este un controler DMA, fiecare ciclu de așteptare - un SYSCLK perioadă (pentru SYSCLK = 8 MHz - 125 ns). La accesarea memoriei la placa CPU extern întotdeauna introduce automat un singur ciclu de așteptare (dacă semnalul -0WS este interzisă), astfel încât în cazul în care un consiliu extern suficient timp de ciclu cu o singură așteptare, semnalul O CH I interzic RDY este necesară /.
CEO-
Eu cred, nu vă faceți griji
Margo
Ei bine, în cazul în care IO CH READY este IRQ 1, iar Claudia este IRQ 1 - atunci se transformă
Oh, rahat!
Se pare că am fost transportă prostii sălbatice.
IzviniteMargo. Neo. pentru faptul că ai păcălit capul.
Răspunsul corect la întrebarea Margo:
O parte din IRQ în mașină rezervată pentru dispozitive standard,
placa de baza, iar o parte poate fi utilizată de dispozitive externe
și, prin urmare, de ieșire la slotul standard de ISA. La mașinile de clasă XT o
controler și au 8 întrerupere, șase dintre ele afișate pe autobuz:
IRQ2-IRQ7. AT pentru primul aparat de comandă este conectat suplimentar la altul
singur, și ca rezultat are 15 întreruperi deoarece una (IRQ2
Primul controler) este utilizat pentru cascadă. în autobuz
Semnalele au apărut în continuare IRQ10-IRQ12, IRQ14, IRQ15.
Astfel, cifrele finale:
Un autobuz de 8 biți:
IRQ2-IRQ7:
*********
B21 IRQ7
B22 IRQ6
B23 IRQ5
B24 IRQ4
B25 IRQ3
B4 IRQ2
*********
6 linii de întrerupere la autobuz, toate întreruperile 8, 2 întrerupe IRQ0 și zareschervirovany IRQ1 pentru dispozitive standard de pe placa de bază, astfel încât acestea nu sunt prezente în tabelul de pinouts magistrala ISA.
16-biți de autobuz:
IRQ2-IRQ7, și noi:
IRQ10-IRQ12, IRQ14, IRQ15:
************************
D3 IRQ10
D4 IRQ11
D5 IRQ12
D7 IRQ14
D6 IRQ15
B21 IRQ7
B22 IRQ6
B23 IRQ5
B24 IRQ4
B25 IRQ3
B4 IRQ2
***********************
11 linii de întrerupere pentru autobuz, la doar 15 întrerup 4 întrerupe IRQ0. IRQ1 IRQ8 și IRQ13 zareschervirovany pentru dispozitivele standard de pe placa de baza, o întrerupere IRQ2 - pentru controler în cascadă, prin urmare, nu în tabelul de pinouts magistrala ISA.
Te6per cum ar fi corectă. Sper că nu sunt prea supărat pe mine.
CEO-
Nu, desigur. Dar acum în cele din urmă clar. O sursă posibilă de a citi?
Da, foarte interesant. Și mai ales - despre Digger: biggrin: