1. Arhitectura RISC, CISC, VLIW, misc, epic
1.1. ArhitekturaRisc
RISC (Reduced Instruction Set Computing) -vychisleniyassokraschonnymnaboromkomand.
Această filozofie de design CPU care pune în centrul următorul principiu: instrucțiunile de mai compacte și simple sunt executate mai repede. Arhitectura simplă permite atât pentru a reduce costul procesorului și ridicați viteza de ceas. Multe dintre primele RISC procesoare nu au chiar multiplica și împărțiți instrucțiuni.
Primele procesoare RISC au fost dezvoltate la începutul anilor 1980 la Stanford si California, în universitățile din SUA. Ei au efectuat un mic (50 - 100) set de instrucțiuni, în timp ce CISC regulat (Somplex Instruction Set Computer) realizat 1-200.
Caracteristici ale RISC-procesoare:
Lungimea fixă a instrucțiunilor mașinii (de exemplu, 32 de biți) și un format simplu de comandă.
O instrucțiune execută o singură operație cu memorie - citire sau scriere. Operațiuni cum ar fi „read-modify-scrie“ nr.
Un număr mare de registre de uz general (32 sau mai mult).
În prezent, multe procesoare arhitectura sunt RISC-cum ar fi, de exemplu, ARM, DEC Alpha din, SPARC, AVR, MIPS, POWER și PowerPC. Cele mai utilizate pe scară largă în procesoare arhitectura x86 calculatoare desktop au fost anterior CISC-procesoare, dar noi procesoare direct transformat înainte de executarea de procesoare x86 CISC-instrucțiuni într-un set simplu de instrucțiuni interne RISC.
Scopul principal al RISC-procesoare - un set simplificat de comenzi pentru a construi computere rapide. Caracteristici distinctive ale RISC sunt:
instrucțiuni de lungime fixă,
scurt și simplu (care nu necesită interpretarea) echipei,
fișier registru mare (acest lucru permite mai multe date să fie stocate în registrele de cip procesor mai mult timp și simplifică sarcina de alocare compilator registru pentru variabile) și trei Operandul (trei echipe în eșantion) formatul de comandă.
Printre alte caracteristici RISC-arhitectura care apare mai târziu, trebuie remarcat mnogokonveyernoy idee sau de prelucrare de instrucțiuni de execuție programată superscalara și aspectul de „mixt“ sau grupul de comenzi pentru a reduce timpul de execuție a secvențelor repetitive.
De asemenea, în versiunile moderne ale RISC-procesoare a apărut o tehnică de realizare a ramurilor condiționate, care nu a fost primele implementari. salturi condiționate de execuție în paralel a comenzilor este întotdeauna „gât îngust“, care poate încetini foarte mult în jos procesorul. Această problemă este cel mai frecvent în RISC-procesor, de exemplu. A. O varietate mai mică de comandă conduce la o creștere a numărului de sucursale.
În ceea ce privește superscalar RISC-procesor, de asemenea, este foarte limitată. Mulțumită soluțiilor ingenioase, dezvoltatorii au reușit să realizeze un calcul paralel în RISC tradițional. Cu toate acestea, un adevărat paralel aceste procesoare nu sunt, și în creșterea productivității cu care se confruntă cu mari dificultăți. Remediul este de a schimba arhitectura fundamentală și trecerea la acest paralelism nivel de instruire (EPIC).