memorie principală
subsistemul
IO
Fig. 4.14. Arhitectura tipică a unui sistem multiprocesor cu memorie partajată
Kah acestui tip de mașini capabile de a găzdui toate procesor și memoria cache de pe aceeași placă, care este apoi introdus în panoul din spate, și implementat folosind cea mai nouă arhitectură de autobuz. Design modern poate găzdui până la patru procesoare pe o placă (fig. 4.14).
Într-o astfel de mașină de cache-ul poate conține atât date comune și private. date private - datele foloseste un singur procesor, în timp ce datele partajat este folosit de numeroase procesoare, furnizeze informații despre schimbul intre ele. În cazul în care datele din cache privată este elementul, valoarea lor este transferat în memoria cache pentru a reduce timpul mediu de acces, și, de asemenea, pentru a reduce lățimea de bandă necesară. Din moment ce nici un alt procesor nu utilizează date private, acest proces este identic cu o mașină cu un singur procesor cu o memorie cache. În cazul în care cache partajat de date, valoarea partajată este replicată (din latină replicare -. Pentru a plăti înapoi, reflectă) și pot fi conținute într-o singură memorie cache, iar în câteva. În plus față de reducerea termenului de acces și de a reduce lățimea de bandă necesară, cum ar fi replicarea datelor contribuie la reducerea globală a numărului de schimburi. Cu toate acestea, punerea în cache partajat date creează o nouă problemă - coerența (din cohaerentia Latină -. Aderența, comunicare) cache.
Multiprocesor cache coerență rezultă din faptul că valoarea elementului de date în memorie, care este stocată în două procesoare diferite, aceste procesoare sunt disponibile numai prin intermediul modulelor lor cache individuale.
Memorie problema coerentei pentru multiprocesoare și intrare-ieșire dispozitiv are mai multe aspecte. De obicei, un mecanism de hardware-ul este utilizat în multiprocesoarele mici - un protocol care permite să rezolve această problemă. Aceste rapoarte sunt numite protocoale de memorie cache coerenta. Există două clase de protocoale:
protocoale pe baza de director (director pe bază). În acest caz, informații despre starea unui bloc de memorie fizică este conținută într-un singur loc - referința (referință poate fi distribuit în mod fizic peste nodurile sistemului);
Protocoale de monitorizare (IGMP). În plus, fiecare modul cache, care conține o copie a unui bloc de date de memorie fizică are, de asemenea, o copie a informațiilor de serviciu relevante cu privire la starea lui. Nu există nici un sistem centralizat de înregistrări. De obicei, modulele cache sunt situate pe un autobuz comun (partajat), precum și toate controlerele cache monitorizează-bus (modulele de vizualizare l) pentru a stabili dacă acestea conțin o copie a blocului.
În sistemele multiprocesor, folosind microprocesoare cu memoria cache conectat la memoria partajată centralizată, protocoalele de observare au devenit populare ca să sondeze starea cache-uri, care le pot utiliza conexiunea fizică existentă - un autobuz de memorie.
Informal, problema coerenței cache este necesitatea de a se asigura că orice interpretare a articolului de date returnează ultima dată înregistrat în valoarea sa. Să asigure coerența memoriei cache-ului poate fi, în cazul furnizării sunt îndeplinite două condiții:
citire a memoriei operație de către un procesor, care urmează operația de scriere în aceeași locație de memorie de către un alt procesor, primește valoarea scrisă când citire și scriere operații suficient de separate unul de altul în raport cu timpul;
scrie operații în aceeași celulă de memorie sunt efectuate strict în mod succesiv, ceea ce înseamnă că două consecutive
operațiuni de scriere în aceeași locație de memorie vor fi respectate de către alte procesoare exact în ordinea în care apar în programul procesorului care efectuează operațiunea de scriere.
• Prima condiție este în mod clar legată de definirea unei politici coerente (coerente), starea de memorie: dacă procesorul va citi întotdeauna doar vechea valoare a datelor, am spune că memoria este incoerent.
Necesitatea de a executa strict secvențial operația de scriere este, de asemenea, o condiție foarte importantă. Să ne imaginăm că o execuție strict secvențială a operațiunilor de scriere nu este respectată. Apoi, procesorul P1 poate scrie date într-o celulă, și apoi celula pentru a înregistra P2 procesor. executare Strict secvențială a operațiunilor de scriere asigură două consecințe importante pentru secvența de înregistrare a operațiunilor. În primul rând, se asigură că fiecare procesor în mașină, la un moment dat în timp, va urmări înregistrările făcute de către procesorul P2. Dacă secvența de operații de scriere nu este respectată, situația poate apărea atunci când orice procesor va observa primul procesor de scriere de operare P2, și apoi - funcționare P1 procesor de scriere, și va stoca valoarea înregistrată a procesorului P1 pe termen nelimitat.
Sistem multiprocesor cu memorie locală și un sistem multicalculator. Al doilea grup este format din masini, sisteme de mari dimensiuni cu memorie distribuită. Pentru a susține un număr mare de procesoare, memoria principală trebuie să fie alocate între ele, în caz contrar latimea de banda de memorie nu poate fi suficient pentru a satisface cererile venind dintr-un număr foarte mare de procesoare. Desigur, de asemenea, necesară pentru a pune în aplicare comunicarea dintre procesoare într-o astfel de abordare. Fig. 4.15 prezintă structura unui astfel de sistem.
Creșterea numărului de procesoare necesită crearea unui model de memorie distribuit cu rețeaua de mare viteză pentru procesoare de comunicare. Cu procesoarele rapide de performanță de creștere și cerințele mai stricte asociate memoriei crește sisteme la scară de lățime de bandă (adică numărul de procesoare din sistem) pentru care este redus organizarea memoriei partajate necesare, precum și reducerea protsesso- număr
Fig. 4.15. Arhitectura tipică a unui sistem multiprocesor cu memorie distribuită